Erfassung von Diagnosedaten zur Yield-Steigerung
Mit der zunehmenden Miniaturisierung der Schaltungsstrukturen steigt der Anteil der systematischen Defekte, die durch Ungenauigkeiten im
Produktionsprozess hervorgerufen werden. Die Fähigkeit, die Ausbeute (Yield) innerhalb kurzer Zeit auf ein optimales Niveau zu heben, ist von
enormer wirtschaftlicher Bedeutung.
Gegenwärtig wird daher intensiv daran geforscht, die Ausbeute an korrekten VLSI-Chips zu Begin eines Produktionsprozesses schnell auf einen
optimalen Prozentsatz zu bringen. Angestrebt wird, dass direkt aus den Daten des Produktionstestes auf Probleme im Produktionsprozess
geschlossen werden kann. Dazu sind im Hochvolumen ausfallende Schaltkreise zu diagnostizieren, um aus der Kenntnis der Ausfalldaten
den Prozess optimieren zu können. Mit unseren Partnern arbeiten wir zur Zeit im Rahmen des
MAYA-Projektes an einem neuen Verfahren der On Chip
Speicherung von Diagnosedaten. Unter Verwendung fehlerkorrigierender Kodes werden Fehlerdaten in optimal kodierter Form auf dem Chip gespeichert.
Nach Beendigung des Testes werden nur die Diagnosedaten der fehlerhaften Chips von Tester seriell ausgelesen. Durch dieses Verfahren kann eine
Vielzahl von Testerkanälen gespart werden. Dadurch kann die teure Testhardware effizienter genutzt werden, da der Tester für einen hochgradigen
Paralleltest eingesetzt werden kann.
Kompaktierung von Test- und Diagnosedaten
In der Arbeitsgruppe Fehlertolerantes Rechnen wird der Test und die Diagnose von VLSI-Schaltungen mit einer großen Anzahl von Scan-Pfaden
seit vielen Jahren gemeinsam mit unseren Partnern bei Infineon Technologies AG, München, untersucht.
Mit der steigenden Komplexität integrierter Schaltungen und der zunehmenden Verkleinerung der Schaltungsstrukturen nimmt das Testdatenvolumen
beständig zu. Die Kompaktion der Testantwortdaten überführt die Testantworten in eine kompaktere Form. Im Allgemeinen ist die Kompaktierung
verlustbehaftet, d. h. eine exakte Rekonstruktion der Testantwort aus den Kompaktorausgaben ist nicht möglich. Gute Kompaktoren sind jedoch so
angelegt, dass fehlerhafte Testantworten mit sehr großer Wahrscheinlichkeit fehlerhafte Kompaktorausgaben zur Folge haben. Aktuelle Schaltungen
erzeugen häufig eine beträchtliche Anzahl unbestimmter Bitstellen (X-Werte) in ihren Testantworten, wodurch klassische Kompaktierungsverfahren
an ihre Grenzen stoßen. Deswegen ist ein Forschungsbereich der Arbeitsgruppe die Entwicklung leistungsfähiger Kompaktoren, die eine große Anzahl
von X-Werten tolerieren können.
Online-Fehlererkennung
Im Gegensatz zum Produktionstest dient die Online-Fehlererkennung dazu, Fehlfunktionen von Schaltungen während des laufenden Betriebs zu
erkennen und im besten Falle zu korrigieren. Auf Grund der ständig kleiner werdenden Strukturgrößen elektronischer Bauelemente und
Verbindungen (Nanotechnologie) nimmt die Wahrscheinlichkeit, dass elektromagnetische Strahlung kurzzeitig zu fehlerhaften Schaltungszuständen
führt (Soft Errors), zu. Insbesondere für sicherheitskritische Anwendungen, wie z. B. in der Medizintechnik, Steuerungselektronik in Autos und
Flugzeugen, Atomkraftwerken etc., ist die Online-Fehlererkennung von größer Wichtigkeit.
In der Arbeitsgruppe werden neue und effiziente Verfahren der Fehlererkennung im laufenden Betrieb für integrierte Schaltungen entwickelt.
Beispiele der von uns entwickelten neuen Verfahren sind:
- Fehlererkennung durch komplementäre Schaltungen,
- Selbstduale Fehlererkennung,
- Verwendung von unabhängigen, schwach unabhängigen und monoton unabhängigen Outputs zum Entwurf von Fehlererkennungsschaltungen,
- der Entwurf einfacher kodetrennenden Schaltungen für Paritätskodes,
- die Kombination von Fehlererkennung und Fehlerkorrektur für Soft Errors.